Electrónica Digital 2: Laboratorio 1 Introducción a Vivado y a la placa Spartan Edge Accelerator

[Nombre y apellido]
Ingeniería en Mecatrónica
Universidad Tecnológica (UTEC)
Fray Bentos, Uruguay
[Correo institucional]

[Nombre y apellido]
Ingeniería en Mecatrónica
Universidad Tecnológica (UTEC)
Fray Bentos, Uruguay
[Correo institucional]

Resumen*—*[Completar: redactar al finalizar el trabajo un resumen del objetivo, del circuito combinacional desarrollado en VHDL, de su verificación mediante testbench y de su implementación en la FPGA. Indicar el resultado principal observado sin introducir datos no medidos.]

***Index Terms*—FPGA, VHDL, Vivado, Spartan-7, lógica combinacional, testbench.**

I. Introducción

El diseño digital sobre una FPGA permite convertir una descripción de hardware en un circuito configurable. Este laboratorio de Electrónica Digital 2 propone una primera aproximación a ese proceso utilizando VHDL, Vivado y la placa Spartan Edge Accelerator con el shield UTEC. El objetivo es relacionar la especificación lógica de un circuito con su simulación y, posteriormente, con su comportamiento físico.

La actividad comienza con una compuerta AND de dos entradas para familiarizarse con la herramienta. El ejercicio evaluado consiste en un circuito combinacional de tres entradas (A, B y C) y tres salidas (X, Y y Z), definido por una tabla de verdad. Su verificación requiere recorrer las ocho combinaciones tanto en el testbench como en la placa, mediante dip-switches y LEDs [1].

I-A. Objetivos

- Comprender las etapas del flujo de diseño en FPGA con Vivado.
- Distinguir la entidad y la arquitectura de una descripción VHDL.
- Describir un circuito combinacional a partir de su tabla de verdad.
- Verificar las ocho combinaciones mediante simulación funcional.
- Asignar las señales a los pines y validar el circuito en la placa.

II. Marco teórico

II-A. FPGA y flujo de diseño

Una FPGA contiene recursos lógicos e interconexiones configurables. Para un circuito combinacional, las salidas dependen de las entradas actuales, sin requerir almacenamiento del estado anterior. La descripción VHDL expresa relaciones de hardware que pueden operar concurrentemente; no representa una secuencia de instrucciones ejecutadas por un microcontrolador.

El flujo parte de la descripción y su simulación funcional. La síntesis transforma el código RTL en una red lógica; la implementación ubica y conecta los recursos en la FPGA. Luego se genera el bitstream que configura el dispositivo [2]. En este laboratorio se prevé cargarlo por JTAG desde Vivado [1].

II-B. Descripción de circuitos en VHDL

La entidad define la interfaz externa, incluidos los nombres, modos y tipos de los puertos. La arquitectura describe el comportamiento o la estructura que corresponde a esa interfaz [3]. Se propone agrupar las entradas como ABC, con A como bit más significativo, y las salidas como XYZ, con X en esa misma posición.

Una asignación seleccionada `with/select` permite asociar cada entrada con una salida; `when/else` expresa alternativas condicionales. La descripción debe asignar las salidas para todos los casos, evitando almacenamiento involuntario. El tipo `STD_LOGIC` incluye valores distintos de `'0'` y `'1'`, como `'U'` y `'X'`; por ello, `others` permite definir el comportamiento del modelo ante combinaciones no binarias. Ese tratamiento no reemplaza la verificación de las ocho filas de la tabla.

II-C. Testbench y simulación

El testbench instancia el circuito y aplica estímulos sin formar parte del hardware que se programa. Para tres entradas binarias existen $2^3 = 8$ combinaciones. Se prevé aplicar cada una, esperar la actualización de las señales y comparar las salidas con la tabla. La simulación RTL comprueba el modelo; una simulación temporal de un diseño implementado puede incorporar sus retardos [5].

II-D. Placa SEA y shield UTEC

La Spartan Edge Accelerator integra una FPGA Spartan-7 XC7S15 y admite conexión con shields de formato

Arduino [6]. Según la guía, el shield UTEC proporciona los dip-switches y LEDs que se usarán como entradas y salidas. Las señales se configurarán con `LVCMOS33`. La alimentación de 3,3 V de los dip-switches requiere llevar `AR_3V3_EN`, conectado al pin L13, a `'0'` [1]. La correspondencia de las otras seis señales con pines físicos queda pendiente de consultar el manual del shield.

III. Metodología

III-A. Materiales y herramientas

- Spartan Edge Accelerator Board y shield multifunción UTEC.
- Cable USB-C y programador JTAG HS2 o HS3: *[Completar: modelo usado.]*.
- Vivado: *[Completar: versión utilizada; la guía indica 2025.1.]*.
- Manuales de la SEA y del shield disponibles en Moodle.

[Completar: registrar el dispositivo seleccionado y confirmar con el manual la parte `xc7s15ftgb196-1` indicada en la guía.]

III-B. Familiarización con Vivado: compuerta AND

[Completar: resumir la creación del proyecto RTL, la descripción de la AND, su testbench, las restricciones y la prueba en placa. Mantener esta parte breve para priorizar el ejercicio evaluado.]

III-C. Circuito combinacional solicitado

La Tabla I reproduce la especificación de la consigna. Se considera a A como el bit más significativo de la entrada. *[Completar: explicar los puertos, los vectores de entrada y salida, la sentencia elegida y el caso `others`. Incorporar un fragmento representativo del código y remitir al archivo VHDL completo.]*

Tabla I
Tabla de verdad del circuito solicitado

A	B	C	X	Y	Z
0	0	0	1	0	0
0	0	1	0	1	1
0	1	0	0	0	1
0	1	1	1	1	0
1	0	0	0	1	0
1	0	1	1	1	1
1	1	0	0	0	0
1	1	1	1	0	1

III-D. Testbench y simulación funcional

[Completar: describir la instancia del circuito, el tiempo entre estímulos, el recorrido de las ocho combinaciones y el criterio de comparación con la tabla. Indicar la duración total de la simulación.]

III-E. Restricciones y programación de la placa

[Completar: completar la Tabla II a partir del manual del shield. Explicar síntesis, implementación, revisión de mensajes, generación del bitstream y programación por Hardware Manager.] Según la guía, se utiliza `LVCMOS33` y se fuerza `AR_3V3_EN` a `'0'` para habilitar la alimentación de los dip-switches.

Tabla II
Asignación de señales en el archivo XDC

Señal	Elemento físico	Pin FPGA
A	[Dip-switch]	[Pin]
B	[Dip-switch]	[Pin]
C	[Dip-switch]	[Pin]
X	[LED]	[Pin]
Y	[LED]	[Pin]
Z	[LED]	[Pin]
`AR_3V3_EN`	Habilitación 3,3 V	L13

IV. Resultados y discusión

IV-A. Resultados de simulación

[Completar: incluir y analizar la captura de las ocho combinaciones; identificar entradas, salidas, escala temporal y posibles discrepancias.]

Insertar captura de la simulación en Vivado.
Deben verse A, B, C, X, Y y Z.

Figura 1. Espacio reservado para la verificación por simulación.

IV-B. Validación en hardware

[Completar: documentar las pruebas en placa y completar las columnas de observaciones de la Tabla III. No marcar coincidencia hasta realizar las pruebas.] [Completar: agregar enlace al video que muestre las ocho combinaciones, e indicar incidencias y cómo se resolvieron.]

Tabla III
Comparación entre especificación, simulación y placa

ABC	XYZ esperado	Simulado	En placa
000	100	[—]	[—]
001	011	[—]	[—]
010	001	[—]	[—]
011	110	[—]	[—]
100	010	[—]	[—]
101	111	[—]	[—]
110	000	[—]	[—]
111	101	[—]	[—]




Figura 2. Espacio reservado para el montaje utilizado.

V. Preguntas del laboratorio

V-A. Entidad y arquitectura

La entidad establece qué señales entran y salen del circuito; la arquitectura especifica cómo se relacionan. Una entidad puede tener varias arquitecturas, permitiendo describir implementaciones alternativas de una misma interfaz [3]. Para este ejercicio, una arquitectura podría describir la tabla y otra las ecuaciones booleanas, conservando los mismos puertos.

V-B. Función del archivo XDC

El archivo XDC reúne restricciones del diseño. En este laboratorio, `PACKAGE_PIN` vincula los puertos con terminales físicos y `IOSTANDARD` define el estándar eléctrico. También existen restricciones temporales [4]. Sin la asignación de pines no queda establecida la conexión con los dip-switches y LEDs. La lógica puede simularse, pero no se garantiza el conexionado previsto en hardware; las comprobaciones de Vivado pueden impedir generar el bitstream mientras existan puertos sin restricciones adecuadas.

V-C. Estándar LVCMOS33

`LVCMOS33` corresponde a señales CMOS referidas a una alimentación nominal de 3,3 V. La guía exige ese estándar para las conexiones utilizadas [1]. Elegir un estándar en el XDC no convierte físicamente una señal de 5 V en una de 3,3 V: los niveles aplicados deben ser compatibles con el banco de E/S y sus límites eléctricos. Por ello no corresponde asumir compatibilidad directa con 5 V. La identificación del banco y sus límites concretos se confirmará con la documentación de la placa.

V-D. Habilitación del riel de 3,3 V

Según la consigna, `AR_3V3_EN` controla un interruptor de alimentación mediante MOSFET, activo en bajo. Debe declararse como salida, asignarse al pin L13 y mantenerse en `'0'` para habilitar el riel del conector Arduino. Sin esa habilitación, los dip-switches carecen de alimentación y, según la guía, sus entradas se leen como cero. Los LEDs conectados al header FPGAIO no dependen de esa habilitación [1]. Esta explicación aún no constituye una observación experimental del montaje.

V-E. Expresión booleana mínima

Se elige la salida X, cuyos unos aparecen en las entradas 000, 011, 101 y 111. Con A como bit más significativo:

$$X = \sum m(0, 3, 5, 7). \tag{1}$$

En un mapa de Karnaugh, los minterms 3 y 7 se agrupan para obtener BC, y los minterms 5 y 7 producen AC. El minterm 0 queda aislado, pues todas sus celdas adyacentes valen cero. La suma de productos mínima resulta:

$$\boxed{X = \overline{A}\,\overline{B}\,\overline{C} + BC + AC.} \tag{2}$$

El término del minterm 0 es indispensable; BC es necesario para cubrir 3 y AC para cubrir 5. Al evaluar la ecuación en orden de 000 a 111, se obtiene $1, 0, 0, 1, 0, 1, 0, 1$, coincidiendo con la columna X de la Tabla I. Esta equivalencia se refiere a entradas binarias estables; no demuestra igualdad de retardos físicos ni determina el tratamiento de valores no binarios.

V-F. Simulación funcional y placa real

La simulación funcional evalúa la descripción RTL con los estímulos del testbench. La placa agrega retardos de propagación, condiciones eléctricas y elementos físicos. Por ejemplo, el rebote de un dip-switch o una alimentación deshabilitada no aparecen en un testbench que solo aplica cambios binarios ideales. Al cambiar varios interruptores también pueden producirse combinaciones intermedias. Por tanto, una coincidencia en simulación debe complementarse con la prueba física. Vivado distingue simulación RTL de simulación posterior a implementación con información temporal [5].

VI. Conclusiones

[Completar: evaluar el cumplimiento de los objetivos con base en los resultados, sintetizar lo aprendido sobre el flujo FPGA y describir limitaciones o mejoras. Evitar afirmar éxito antes de verificarlo.]

Referencias

[1] UTEC, "Laboratorio 1: Introducción a Vivado y a la placa Spartan Edge Accelerator," Electrónica Digital 2, guía de laboratorio.

[2] AMD, "Design Entry and Implementation," [En línea]. Disponible: https://www.amd.com/en/products/software/adaptive-socs-and-fpgas/vivado/implementation.html. Consultado: 2 de octubre de 2026.

[3] AMD, "VHDL Entity and Architecture Descriptions, UG901," [En línea]. Disponible: https://docs.amd.com/r/en-US/ug901-vivado-synthesis/VHDL-Entity-and-Architecture-Descriptions. Consultado: 2 de octubre de 2026.

[4] AMD, "Vivado Design Suite User Guide: Using Constraints, UG903," [En línea]. Disponible: https://docs.amd.com/r/en-US/ug903-vivado-using-constraints. Consultado: 2 de octubre de 2026.

[5] AMD, "Vivado Design Suite User Guide: Logic Simulation, UG900," [En línea]. Disponible: https://docs.amd.com/r/en-US/ug900-vivado-logic-simulation. Consultado: 2 de octubre de 2026.

[6] Seeed Studio, "Spartan Edge Accelerator Board," [En línea]. Disponible: https://wiki.seeedstudio.com/Spartan-Edge-Accelerator-Board/. Consultado: 2 de octubre de 2026.